VHDL設(shè)計(jì)方法
本文檔由 紫欣_302 分享于2009-04-15 06:56
VHDL設(shè)計(jì)方法. ?用VHDL語(yǔ)言實(shí)現(xiàn)可編程數(shù)字系統(tǒng)設(shè)計(jì). VHDL設(shè)計(jì)方法. VHDL概述; VHDL的設(shè)計(jì)單元; VHDL的基本語(yǔ)法結(jié)構(gòu). 第一部分. VHDL 概述. VHDL的含義
下載文檔
收藏