Verilog Testbench設(shè)計(jì)技巧和策略
本文檔由 iceblue728 分享于2010-04-10 02:43
Verilog Testbench設(shè)計(jì)技巧和策略,論文結(jié)合一個(gè)ATM測(cè)試平臺(tái)的Testbench設(shè)計(jì),探討了設(shè)計(jì)和使用BFM的一些有用的方法。
下載文檔
收藏